คำอธิบาย
คุณอาจเห็นความล้มเหลวของการจําลองเมื่อคุณใส่พารามิเตอร์ IP DDR3 ที่ใช้ UniPHY และจําลองการออกแบบตัวอย่างที่สร้างขึ้นโดยอัตโนมัติ if คุณได้ทําตามขั้นตอนด้านล่าง:
1) เปิดใช้งาน 'การควบคุมเฟสนาฬิกาขั้นสูง' ในการตั้งค่า MegaWizard PHY
2) ตั้งค่าอื่นนอกเหนือจากศูนย์ในเฟส 'CK/CK# เพิ่มเติม'
3) ปิดใช้งาน 'การควบคุมเฟสนาฬิกาขั้นสูง'
4) สร้าง IP และการออกแบบตัวอย่าง
ความละเอียด
\'Advanced clock phase control\' ไม่ได้ถูกใช้สําหรับการจําลอง แต่ใช้ในการชดเชยการเบี่ยงเบนบอร์ดที่แตกต่างกัน
คุณจําเป็นต้องล้างค่าเป็นศูนย์ แล้วจึงสร้าง IP และการออกแบบตัวอย่างขึ้นใหม่