ID บทความ: 000074373 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/08/2019

ทําไมข้อมูล Intel® Stratix®10 M20K เสียหายเมื่อโหมด Simple Dual-Port ทํางานด้วยการอ่าน/เขียนสัญญาณนาฬิกาแบบอสมวารที่เปิดใช้งาน ECC ในการลงทะเบียนไปป์ไลน์ ECC

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Single Clock FIFO ป้องกันด้วย ECC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากการตั้งค่าบิต Intel® Quartus® Prime Pro ไม่ถูกต้องในบล็อก Intel® Stratix®10 M20K เมื่อทํางานด้วยสัญญาณนาฬิกาอ่าน/เขียนไม่ต่อเนื่อง ทําให้การกําหนดค่าการลงทะเบียนไปป์ไลน์ ECC ที่เปิดใช้งาน ECC ในโหมด Simple Dual-Port; คุณอาจสังเกตเห็นความเสียหายของข้อมูลจากบล็อก Intel® Stratix®10 M20K
    อุปกรณ์ที่ได้รับผลกระทบ: อุปกรณ์ Intel® Stratix®10 ทั้งหมด
    เวอร์ชันซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ที่ได้รับผลกระทบ: ก่อนเวอร์ชัน 19.2

     

     

    ความละเอียด

    ปัญหาได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้