ค่าพาราซิติก RLC สําหรับแต่ละพินของอุปกรณ์ Intel® Stratix® 10 จะไม่รวมอยู่ในไฟล์ stratix10 rlc.xls ซึ่งสามารถดาวน์โหลดได้จากรุ่น IBIS สําหรับอุปกรณ์ Intel®
คุณต้องสร้างโมเดล IBIS ก่อนโดยอิงจากอุปกรณ์เป้าหมายของคุณและเปิดใช้งานตัวเลือก RLC เมื่อสร้างรุ่น
คุณสามารถสร้างไฟล์โมเดล IBIS ด้วยซอฟต์แวร์ Intel Quartus Prime® Edition ที่อิงกับอุปกรณ์เป้าหมายและการกําหนดพินของคุณและรับค่า RLC โดยทําตามขั้นตอนเหล่านี้
ไปที่ การตั้งค่า-> EDA Tool Settings->รูปแบบการวิเคราะห์ความสมบูรณ์ของสัญญาณบอร์ด->: IBIS และเปิดใช้งานตัวเลือกโมเดลและขยายตัวเลือกรูปแบบ
แล้วคอมไพล์การออกแบบอีกครั้งหลังจากใช้การตั้งค่าเหล่านี้
ค่า RLC สําหรับแต่ละพินที่ใช้ในโครงการของคุณจะรวมอยู่ในไฟล์ *.ibs ที่สร้างขึ้นตามที่แสดงในตัวอย่างด้านล่าง ค่า RLC จะปรากฏอยู่ในคอลัมน์ด้านขวา
[Pin] signal_name model_name R_pin L_pin C_pin
|
tx_datak AA1(2)~pad 18_rtin_lv 1075.3m 6.327nH 2.200pF
tx_parallel_data AA2(2)~pad 18_rtin_lv 976.1m 5.828nH 2.147pF
tx_parallel_data AA4(15)~pad 18_rtin_lv 831.8m 4.855nH 1.948pF
พลังงาน VCCIO3A AA5
tx_parallel_data AA8(20)~pad 18_rtin_lv 969.1m 5.378nH 2.470pF
tx_datak AA9(1)~pad 18_rtin_lv 993.4m 5.810nH 2.499pF
tx_parallel_data AB1(24)~pad 18_rtin_lv 1074.7m 6.252nH 2.237pF