ID บทความ: 000074339 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/05/2013

ทําไม DDR3 HMC พร้อมพอร์ต MPFE หลายพอร์ตค้างในการจําลองด้วย ModelSim

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
    การจำลองแบบ
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

การออกแบบคอนโทรลเลอร์หน่วยความจําฮาร์ด DDR3 (HMC) ที่มีพอร์ต MPFE ตั้งแต่สองพอร์ตขึ้นไปอาจประสบปัญหาการล็อกบนบัส Avalon เมื่อทําการจําลองด้วย ModelSim® 10.1b หรือก่อนหน้า เนื่องจากสัญญาณ avl_ready สําหรับพอร์ต MPFE แต่ละพอร์ตจะคลายความอยูต่ําและคงไว้ต่ําตลอดไป ทําให้การจําลองค้าง

 

 

ความละเอียด

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Edition เวอร์ชั่น 13.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Cyclone® V SX SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้