ID บทความ: 000074297 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/09/2014

มีข้อกําหนดตัวต้านทาน RREF ที่แตกต่างกันสําหรับอุปกรณ์ Stratix V ES เมื่อเทียบกับอุปกรณ์การผลิตหรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ มีข้อกําหนดด้านมูลค่าตัวต้านทาน RREF ที่แตกต่างกันสําหรับอุปกรณ์ Stratix V ES และอุปกรณ์การผลิต Stratix V

เมื่อใช้อุปกรณ์ Stratix V ES ควรใช้ตัวต้านทานโอห์ม 2.0k /- 1% เพื่อเชื่อมต่อพิน RREF แต่ละตัวเข้ากับ GND

เมื่อใช้อุปกรณ์ Stratix V Production ควรใช้ตัวต้านทานโอห์ม 1.8k /- 1% เพื่อเชื่อมต่อพิน RREF แต่ละตัวเข้ากับ GND

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® V GX FPGA
Stratix® V FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้