คำอธิบาย
เนื่องจากปัญหาเกี่ยวกับไฟล์ JAM/JBC ที่สร้างขึ้นในซอฟต์แวร์ Quartus® Prime เวอร์ชัน 20.1 และรุ่นก่อนหน้า หาก Passive Serial (PS), Fast Passive Parallel (FPP) หรือรูปแบบการกําหนดค่า AVST เกิดขึ้นเมื่อมี Parallel Flash Loader FPGA IP (PFL) หรือ Parallel Flash Loader II FPGA IP (PFL II) การกําหนดค่าใหม่ล้มเหลวหลังจากเขียนโปรแกรมแฟลชโดยใช้ไฟล์ JAM/JBC
ความละเอียด
ก่อนที่จะทริกเกอร์การกําหนดค่าใหม่ผ่าน PFL IP หรือ PFL II IP หรือสลับเป้าหมายการกําหนดค่า FPGA พินกําหนดค่า คุณต้องดําเนินการ "ตรวจหาอัตโนมัติ" ผ่าน Quartus® Prime Programmer หากคุณไม่สามารถเข้าถึง Quartus® Prime Programmer โปรดติดต่อ Intel Premier Support เพื่อขอการสนับสนุนเพิ่มเติม