ID บทความ: 000074273 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/06/2020

ทําไม "รายงาน TCCS" ใน LVDS SERDES Intel® FPGA IP SDC รายงานค่า TCCS ไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1 และใหม่กว่า คุณอาจเห็น "รายงาน TCCS" ในตัววิเคราะห์เวลา รายงานค่าไม่ถูกต้อง 150 ps เมื่อใช้ LVDS SERDES Intel® FPGA IP กับอุปกรณ์ Intel® Stratix® 10 และ Intel Agilex®

    ค่าที่ถูกต้องสําหรับตระกูลอุปกรณ์ทั้งสองคือ 330 ps

    ความละเอียด

    ตรวจสอบตารางข้อมูลตระกูลอุปกรณ์ที่เกี่ยวข้องเพื่อดูข้อมูล TCCS ที่ถูกต้อง:

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 20.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้