ไม่ใช่ ตารางที่ 2 พินการกําหนดค่า/JTAG ในแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ FPGA Intel® MAX® 10 เวอร์ชัน 2017.12.15 มีแนวทางต่อไปนี้สําหรับพินCONFIG_SEL:
เชื่อมต่อการดึงขึ้นหรือดึงลงที่อ่อนแอ 10-KΩ เข้ากับพินนี้ภายนอกในระหว่างขั้นตอนการเปิดเครื่อง
เมื่อคุณใช้โหมดภาพการกําหนดค่าแบบคู่ คุณจําเป็นต้องเชื่อมต่อตัวต้านทานการดึงขึ้นที่อ่อนแอหรือตัวต้านทานการดึงลงที่อ่อนแอเข้ากับพินCONFIG_SELภายนอกเพื่อเลือกหนึ่งในสองภาพการกําหนดค่าในระหว่างขั้นตอนการเปิดเครื่อง
แต่เมื่อคุณไม่ได้ใช้โหมดภาพการกําหนดค่าแบบคู่ คุณไม่จําเป็นต้องเชื่อมต่อตัวต้านทานการดึงขึ้นที่อ่อนแอหรือตัวต้านทานแบบดึงลงที่อ่อนแอกับพิน CONFIG_SEL ในโหมดภาพการกําหนดค่าเดียว ภาพ 0 จะถูกโหลดหลังจากเปิดเครื่องโดยไม่สุ่มตัวอย่างพิน CONFIG_SEL
ดูเอกสารล่าสุด ตารางที่ 2 พินการกําหนดค่า/JTAG ในแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® MAX® 10 FPGA