ฉันสามารถใช้ความถี่ PLL VCO สูงกว่าข้อมูลจําเพาะ PLL สําหรับอุปกรณ์ Cyclone® V เมื่อซอฟต์แวร์ Intel® Quartus® Prime ไม่เกิดข้อผิดพลาดได้หรือไม่

ไม่ใช่   แม้ว่าซอฟต์แวร์ Intel® Quartus® Prime จะไม่ออกข้อผิดพลาด คุณไม่สามารถใช้ความถี่ PLL VCO ที่สูงกว่าข้อมูลจําเพาะ PLL สําหรับอุปกรณ์ Cyclone® V

เนื่องจากปัญหากับซอฟต์แวร์ Intel Quartus Prime ความเหมาะสมอาจไม่มีข้อผิดพลาดแม้ว่าความถี่ PLL VCO จะสูงกว่าข้อมูลจําเพาะ

ความถี่ PLL VCO สูงสุดสําหรับเกรดความเร็ว Cyclone V FPGA -7 และ -8 คือ 1300 MHz  เมื่อความถี่ VCO สูงกว่า 1300 MHz แต่ความถี่สัญญาณนาฬิกาเอาต์พุตไม่สูงกว่า 1300 MHz ในอุปกรณ์เหล่านั้น ปัญหาที่พอดีไม่มีข้อผิดพลาด  เมื่อสัญญาณนาฬิกาออกสูงกว่า 1300 MHz ในอุปกรณ์เหล่านั้น อุปกรณ์ที่พอดีจะส่งข้อผิดพลาด

ตัวอย่างที่ 1
อุปกรณ์ : Cyclone V FPGA -7 หรือ -8 เกรด
การตั้งค่าตัวแก้ไขพารามิเตอร์ pLL IP Altera
ข้อมูลอ้างอิง : นาฬิกา 8 MHz
เอาต์พุตนาฬิกา
outclk1 : 25 MHz
outclk2 : 64 MHz
เคาน์เตอร์ M : 200
เคาน์เตอร์ N : 1
C เคาน์เตอร์-0 64
C เคาน์เตอร์-1 25
ความถี่ VCO คือ 1600MHz สําหรับพารามิเตอร์นี้ แต่ปัญหาที่พอดีไม่มีข้อผิดพลาด

ตัวอย่างที่ 2
อุปกรณ์ : Cyclone เกรด V -7 หรือ -8
การตั้งค่าตัวแก้ไขพารามิเตอร์ pLL IP Altera
ข้อมูลอ้างอิง : นาฬิกา 10 MHz
เอาต์พุตนาฬิกา
outclk0 : 400 MHz
Outclk1 : 1,600 MHz
เคาน์เตอร์ M : 160
เคาน์เตอร์ N : 1
C counter-0 : 4
C counter-1 : 1
ความถี่ VCO คือ 1,600 MHz สําหรับพารามิเตอร์นี้และความถี่ outclk1 คือ 1,600 MHz  Fitter ออกข้อผิดพลาดสําหรับความถี่ outclk1

เมื่อคุณใช้เกรดความเร็ว Cyclone® V FPGA -7 หรือ -8 ให้ตรวจสอบด้วยตนเองว่าความถี่ VCO PLL สูงกว่าข้อมูลจําเพาะของ PLL หรือไม่อยู่ในรายงานที่เหมาะสม  หากความถี่ PLL VCO สูงกว่าข้อมูลจําเพาะ PLL ให้เปลี่ยนพารามิเตอร์ของ PLL เพื่อให้ความถี่ PLL VCO อยู่ในข้อมูลจําเพาะ

คุณสามารถดูความถี่ PLL VCO ของรายงานตัวกรองในโครงการออกแบบของคุณโดยใช้ขั้นตอนต่อไปนี้:

1. เปิดเมนู ประมวลผลรายงานการคอมไพล์>
2. เปิด ส่วนทรัพยากร ภายใต้โฟลเดอร์ Fitter ในบานหน้าต่างสารบัญ l ของหน้าต่าง รายงานการคอมไพล์
3. เลือก สรุปการใช้งาน PLL ภายใต้ ส่วนของทรัพยากร