คำอธิบาย
เนื่องจากปัญหาเกี่ยวกับโมเดลการจําลองที่สร้างขึ้นโดยซอฟต์แวร์ Intel® Quartus® Prime นาฬิกาเอาต์พุตของ Intel FPGA IP IOPLL อาจมีการเปลี่ยนเฟสที่ไม่ถูกต้องที่เกี่ยวข้องกับนาฬิกาอ้างอิงในการจําลอง Intel Arria® 10 และ Intel® Cyclone® 10 GX
นาฬิกาเอาต์พุตของฮาร์ดแวร์ IOPLL Intel FPGA IP มีการเปลี่ยนเฟสที่ถูกต้องตามการตั้งค่าการเปลี่ยนเฟสในตัวแก้ไขพารามิเตอร์ IP
ความละเอียด
ดําเนินการตรวจสอบฮาร์ดแวร์เมื่อตรวจสอบการเปลี่ยนเฟสของนาฬิกาส่งออกของ Intel FPGA IP IOPLL ใน Intel® Arria® 10 และ Intel® Cyclone® 10 GX