คำอธิบาย
ใช่ ใน Intel® Max® 10 Dual Configuration Intel FPGA IP Core คุณต้องกระตุ้นการทํางานที่ต้องการจากออฟเซ็ต 2 ก่อนที่จะมีการอ่านออฟเซ็ต 4, 5, 6 และ 7 ออฟเซ็ต 2 มีบิต 4 บิตเพื่อกระตุ้นการอ่านจากการลงทะเบียน 4 ตัว บิตเหล่านี้ไม่ร้อนแรงอย่างเดียว ดังนั้นคุณจึงสามารถเปิดใช้งานหลายบิตในออฟเซ็ต 2 เพื่อกระตุ้นการดําเนินการอ่านจากการลงทะเบียนหลายตัว
โปรดทราบว่าเวลาจนกว่า Ubusy de-assertion หลังจากการดําเนินการออฟเซ็ต 2 จะนานขึ้นเมื่อจํานวนการลงทะเบียนที่จะอ่านเพิ่มขึ้น
ความละเอียด
ดูตารางที่ 36 ใน คู่มือผู้ใช้การกําหนดค่า Intel® MAX® 10 FPGA