ID บทความ: 000074233 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/08/2018

ทําไมพิน nPERST และ OSC_CLK_1 ไม่อยู่ในรายการภายใต้พินตัวรับส่งสัญญาณในแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Stratix® 10 GX, MX, TX และ SX Device Family

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในเอกสารประกอบ คู่มือการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Stratix® 10 GX, MX, TX และ SX Device Family ไม่มีพิน nPERST[L, R][0:2] พินและพิน OSC_CLK_1 ใต้ตัวรับส่งสัญญาณ

ความละเอียด

หากคุณใช้ตัวรับส่งสัญญาณในการออกแบบของคุณ ตรวจสอบให้แน่ใจว่าคุณได้ปฏิบัติตามแนวทางสําหรับพินเหล่านี้ตามที่ระบุไว้ในแนวทางการเชื่อมต่อภายใต้หัวข้อพินการกําหนดค่า/JTAG เฉพาะ (OSC_CLK_1) และพินการกําหนดค่าอเนกประสงค์/สองวัตถุประสงค์ (nPERST[L,R][0:2]) ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยเวอร์ชัน 2018.08.16 ของแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Stratix® 10 GX, MX, TX และ SX Device Family

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้