ID บทความ: 000074230 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/12/2018

คําเตือนที่สําคัญ (332168): การถ่ายโอนสัญญาณนาฬิกาต่อไปนี้ไม่มีการบ้านสัญญาณนาฬิกาที่ไม่แน่นอน เพื่อให้ได้ผลลัพธ์ที่แม่นยํายิ่งขึ้น ใช้การบ้านจากความไม่แน่นอนของสัญญาณนาฬิกา หรือใช้คําสั่ง derive_clock_uncertainty

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® คอนโทรลเลอร์ DDR3 SDRAM พร้อม UniPHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นคําเตือนสําคัญด้านบนระหว่างขั้นตอนพอดีเมื่อคอมไพล์ IP คอนโทรลเลอร์หน่วยความจําที่ใช้ UniPHY

    ความละเอียด

    คุณอาจละเลยข้อความเตือนที่สําคัญนี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® III FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้