ID บทความ: 000074228 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/02/2013

อัปเดตชื่ออินสแตนซ์ BFM สําหรับอุปกรณ์ต่อพ่วงบางอย่างในระบบ Qsys HPS

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • การจำลองแบบ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    หากคุณสร้าง IP ระบบโปรเซสเซอร์ Hard (HPS) ใน Qsys ที่ ประกอบด้วย NAND Flash Controller อินเทอร์เฟซต่อพ่วงแบบอนุกรมแบบคิว (QSPI) คอนโทรลเลอร์แฟลชหรือคอนโทรลเลอร์อินเทอร์เฟซต่อพ่วงซีเรียล (SPI) การคอมไพล์โมเดลการจําลอง Verilog ที่สร้างขึ้นโดย Qsys อาจ ล้ม เหลว

    ความละเอียด

    อัปเดตส่วนประกอบย่อย Bus Functional Model (BFM) ต่อไปนี้ ชื่ออินสแตนซ์ในชื่อการออกแบบส่วนประกอบ __fpga_interfaces:

    • เปลี่ยน nand เป็น nand_inst
    • เปลี่ยน qspi_sclk_out เป็น qspi_sclk_out_inst
    • เปลี่ยน spim0_sclk_out เป็น spim0_sclk_out_inst
    • เปลี่ยน spim1_sclk_out เป็น spim1_sclk_out_inst

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้