ID บทความ: 000074208 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/07/2015

ทําไมฉันจึงได้รับข้อผิดพลาดร้ายแรงเมื่อทําการจําลองArria 10 LVDS SERDES IP ใน ModelSim SE เวอร์ชั่น 10.3d

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาใน Modelsim SE เวอร์ชั่น 10.3d คุณอาจเห็นข้อผิดพลาดต่อไปนี้เมื่อจําลองArria® 10 LVDS SERDES IP

# ** ร้ายแรง: เกิดข้อผิดพลาดในบริบทที่มีการป้องกัน จํานวนเวลา: การทําซ้ํา 0 ns: 0 ป้องกัน: ////: nofile

# FATAL ERROR ขณะโหลดการออกแบบ # การออกแบบการโหลดข้อผิดพลาด

# ** ร้ายแรง: เกิดข้อผิดพลาดในบริบทที่มีการป้องกัน

จํานวนเวลา: การทําซ้ํา 0 ps: ป้องกัน 0: /lvds_tb/i_lvds_rx/i_lvds_pll_ip/iopll_0/altera_pll_i///ที่ได้รับการป้องกัน>/

# ข้อผิดพลาดร้ายแรงขณะโหลดการออกแบบ

ความละเอียด ซึ่งได้รับการแก้ไขในเวอร์ชั่น 10.4 ของ Modelsim SE

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้