ID บทความ: 000074193 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/02/2015

ใน Qsys ทําไมชื่อนาฬิกา Triple Speed Ethernet(TSE) สําหรับ Intel® Arria® 10 จึงไม่ได้ระบุไว้ในคู่มือผู้ใช้

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คู่มือผู้ใช้ TSE อธิบายถึงชื่อนาฬิกาที่ใช้ในโฟลว์แคตตาล็อก IP สําหรับอุปกรณ์ที่เปิดตัวก่อน Intel® Arria® 10

     

     

    ความละเอียด

    ชื่อนาฬิกา Qsys ต่อไปนี้เทียบเท่ากับชื่อนาฬิกาตามเอกสาร:

    control_port_clock_connection = clk
    receive_clock_connection = ff_rx_clk
    transmit_clock_connection = ff_tx_clk
    pcs_ref_clk_clock_connection = ref_clk
    tx_serial_clk = มาสําหรับ TXPLL ภายนอก
    rx_cdr_refclk = ref_clk

    ใน Intel® Arria® 10 TX PLL จะเป็นภายนอก TSE IP และต้องถูกสร้างขึ้นด้วยตนเองและเชื่อมต่อโดย RTL ของผู้ใช้ คุณต้องกําหนดค่าตัวรับส่งสัญญาณ Intel® Arria®10 ATX PLL ด้วยความถี่สัญญาณนาฬิกาเอาต์พุต 1250.0 MHz

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้