ID บทความ: 000074188 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/04/2016

ทําไมจึงมีพิน "reserved_mem_reserved_pins_for_dk_group" ในคอนโทรลเลอร์ที่ใช้ RLDRAM II-UniPHY ในอุปกรณ์ Stratix V

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อคุณสร้างคอนโทรลเลอร์ RLDRAM II โดยใช้ตัวจัดลําดับที่ใช้Nios II MegaWizard™ จะสร้างโมดูล IP ระดับสูงสุดที่มีสัญญาณ reserved_mem_reserved_pins_for_dk_groupกว้าง 2 บิต

สัญญาณนี้ไม่มีวัตถุประสงค์ในการทํางาน แต่จําเป็นเพื่อให้สามารถกําหนดพิน dk ให้กับกลุ่ม DQ ได้ ในการสร้างอินสแตนซ์ตัวจัดลําดับที่ใช้Nios II พิน dk ต้องมีอยู่ในกลุ่ม DQ เพื่อเข้าถึงฮาร์ดแวร์ที่จําเป็นสําหรับการสอบเทียบ

คุณต้องนํา reserved_mem_reserved_pins_for_dk_group signal up to the top level and connect it to a DQ pin in a x4 DQS group but there is no need to connect it to anything external to the FPGA as these pins serve no purpose.

ความละเอียด สัญญาณ reserved_mem_reserved_pins_for_dk_group จะถูกลบออกเริ่มต้นด้วยซอฟต์แวร์ Quartus® II เวอร์ชัน 11.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้