ID บทความ: 000074184 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/11/2013

ทําไมอินเทอร์เฟซคอนโทรลเลอร์ DDR2 UniPHY ของฉันจึงมีประสิทธิภาพเพียง 50% สําหรับคําสั่งอ่านหรือเขียนแบบย้อนกลับ

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คอนโทรลเลอร์ประสิทธิภาพสูง II (HPCII) ที่ใช้โดยคอร์ DDR2 UniPHY และ ALTMEMPHY มีปัญหากลับไปยังคําสั่งอ่าน/เขียนบนทุกรอบนาฬิกาของคอนโทรลเลอร์อื่นๆ (afi_clk)

    หากคุณตั้งค่าความยาว Burst ไว้ที่ 4 สําหรับคอนโทรลเลอร์แบบครึ่งอัตรา คอนโทรลเลอร์จะใช้ประสิทธิภาพสูงสุด 50% ในบัสเท่านั้น นี่เป็นพฤติกรรมที่คาดหวังของคอนโทรลเลอร์อัตราครึ่งอัตราสําหรับความยาวต่อเนื่องต่อเนื่อง 4 การใช้งาน

    ความละเอียด

    วิธีแก้ไขปัญหามีอยู่สองวิธี:

    1. ใช้คอนโทรลเลอร์ HPCII แบบเต็มอัตราเมื่อคุณตั้งค่าความยาวต่อเนื่องเป็น 4
    2. ใช้คอนโทรลเลอร์ HPCII ครึ่งอัตราเมื่อคุณตั้งค่าความยาวต่อเนื่องเป็น 8

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 8 ผลิตภัณฑ์

    Stratix® IV GX FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® III FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้