คุณอาจประสบปัญหาการสังเคราะห์นี้ในการออกแบบStratixหากคุณมีกระบวนการหรือ บล็อกเสมอด้วยชุดที่ไม่ต่อเนื่อง (aset, อย่างน้อยหนึ่งบิตที่ไม่ใช่ศูนย์) และ โหลดซิงโครนัส (sload) หรือ Clear (sclr) ซิงโครนัส หากการออกแบบของคุณมี aset พร้อมกับสัญญาณ sload หรือ sclr คุณอาจพบว่าผลลัพธ์ของ sload หรือ sclr ของคุณกลับด้าน ตัวอย่างเช่น Downcounter แบบโหลดได้ซิงโครนัสที่มีสัญญาณที่ตั้งไว้ล่วงหน้าแบบอสมวารอาจแสดงความล้มเหลวนี้ เนื่องจากการออกแบบ NIOS มีการกําหนดค่าลอจิกประเภทนี้ การออกแบบ NIOS ของคุณอาจไม่สามารถบูทได้อย่างถูกต้องในอุปกรณ์Stratix
เพื่อหลีกเลี่ยงปัญหานี้ ให้สังเคราะห์การออกแบบของคุณโดยใช้ LeonardoSpectrum 2002d (เปิดตัวแล้ว ปลายเดือนกันยายน 2002 พร้อมซอฟต์แวร์ Quartus® II เวอร์ชั่น 2.1 SP1) หรือใหม่กว่า หากความล้มเหลวเกิดขึ้นในรหัส HDL (ภาษาคําอธิบายฮาร์ดแวร์) ของคุณเอง คุณสามารถแก้ไขปัญหาใน LeonardoSpectrum 2002c โดยการหลีกเลี่ยงชุดสัญญาณควบคุมซิงโครนัสและอะซิงโครนัสเฉพาะเหล่านี้สําหรับStratix ใช้สัญญาณ Clear (aclr) แบบอสมวารแทน aset หรือหลีกเลี่ยงการผสมการใช้ aset กับ โหลดซิงโครนัสหรือสัญญาณควบคุมที่ชัดเจน