ID บทความ: 000074151 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 06/03/2020

ทําไมพินเอาต์อุปกรณ์ซอฟต์แวร์ Intel® Quartus® Prime แสดงพินจํานวนต่างกันเมื่อเทียบกับเอกสารภาพรวมอุปกรณ์ Intel® Cyclone® 10 LP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • อินเตอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อระบุเป้าหมายอุปกรณ์ LP Intel® Cyclone® 10 เครื่องในซอฟต์แวร์ Intel® Quartus® Prime คุณจะสังเกตเห็นว่ามีความแตกต่าง 1 พินในจํานวนพินทั้งหมดหากเปรียบเทียบกับ Intel® Cyclone® 10 LP ทรัพยากรสูงสุดในเอกสารภาพรวมอุปกรณ์ Intel® Cyclone® 10 LP

    ตัวอย่างเช่น ซอฟต์แวร์ Intel® Quartus® Prime แสดงรายการพิน I/O 151 พินสําหรับ 10CL025YU256I7G แต่ในเอกสารอื่นๆ แสดงเป็นพิน I/O 150

    ความละเอียด

    ความแตกต่างนี้เป็นเพราะในซอฟต์แวร์ Intel® Quartus® Prime DCLK นับเป็น I/O เนื่องจากสามารถใช้งานได้ในโหมดผู้ใช้ แต่ในตารางพินอุปกรณ์ที่เกี่ยวข้อง DCLK จะไม่ถูกนับเป็น I/O ดังนั้นคุณจะพบความแตกต่าง 1 พินระหว่างสิ่งที่ระบุไว้ในเอกสารภาพรวมอุปกรณ์ Intel Cyclone 10 LP และซอฟต์แวร์ Intel Quartus Prime

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Cyclone® 10 LP FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้