ไม่ ไม่ ไม่รองรับ PLL cascading สําหรับArria® 10 EMIF IP เครือข่ายนาฬิกาอ้างอิงที่สมดุลซึ่งจําเป็นโดย EMIF IP และเครือข่ายนาฬิกาที่เกี่ยวข้อง PLL ใช้ทรัพยากรอ้างอิงเดียวกัน Arriaต้องใช้สัญญาณนาฬิกาอ้างอิง EMIF PLL 10 ตัวด้วยพินอินพุตนาฬิกาเฉพาะ
สามารถขับเคลื่อนอินพุตสัญญาณนาฬิกาอ้างอิง PLL สําหรับตัวควบคุมหน่วยความจําภายนอก Arria 10 ตัวจาก I/O PLL อื่นได้หรือไม่
1
คำประกาศสิทธิ์
การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้