รูปภาพที่ 5-2 ของ IP Compiler สําหรับ PCI Express® คู่มือผู้ใช้จะจัดกลุ่มสัญญาณเป็นหมวดหมู่ต่างๆ รายการต่อไปนี้แสดงรายการแต่ละหมวดหมู่และหากมีการเพิ่ม ลบ หรือเปลี่ยนสัญญาณภายในแต่ละหมวดหมู่เมื่อย้ายไปยังStratix® อุปกรณ์ V
เฉพาะส่วนประกอบ: ไม่มีการแมปโดยตรง, สัญญาณในการจัดกลุ่มนี้มีการเปลี่ยนแปลงหรือลบออก
การฝึกอบรมการรีเซ็ตและการเชื่อมต่อ: ไม่มีการแมปสัญญาณรีเซ็ตโดยตรง มีการเพิ่มหรือลบสัญญาณบางอย่างที่เกี่ยวข้องกับการรีเซ็ตในหมวดหมู่นี้แล้ว และอาจมีการเปลี่ยนแปลงคํานิยามสัญญาณรีเซ็ต
บล็อคการกําหนดค่าใหม่: ไม่มีอินเทอร์เฟซนี้อยู่ในอุปกรณ์ StratixV
การควบคุมตัวรับส่งสัญญาณ: จะมีเพียงสัญญาณreconfig_fromgxbและreconfig_togxbสัญญาณที่เทียบเท่าเท่านั้น สัญญาณทั้งสองนี้ถูกเปลี่ยนชื่อเป็นreconfig_fromxcvrและreconfig_toxrvr
การกําหนดค่า(การกําหนดค่าเลเยอร์ธุรกรรม): พฤติกรรมของอินเทอร์เฟซนี้มีการเปลี่ยนแปลงเล็กน้อยเช่นเดียวกับคําจํากัดความของhpg_ctrler
การจําลองอินเทอร์เฟซ PIPE เท่านั้น:
สัญญาณ PIPE แบบ Non 8 บิต: สัญญาณนาฬิกาถูกเปลี่ยนชื่อและมีการเพิ่มสัญญาณเพิ่มเติม
อินเทอร์เฟซการทดสอบ: การแมปและบิตที่มีอยู่สําหรับใช้บนอินเทอร์เฟซนี้มีการเปลี่ยนแปลง
คําอธิบายทั้งหมดของสัญญาณแต่ละตัวภายในแต่ละหมวดหมู่สัญญาณสามารถดูได้ใน คู่มือผู้ใช้ต่อไปนี้:
คู่มือผู้ใช้ IP Compiler สําหรับ PCI Express
คู่มือผู้ใช้ StratixV Hard IP สําหรับ PCI Express