คำอธิบาย
รายการเน็ตลิสต์ไฟล์เอาต์พุต Verilog ที่สร้างขึ้นโดย Quartus II (.vo) และ VHDL Output File (.vho) จะมีพินที่เป็นบวกของคู่ที่แตกต่าง (เช่น LVDS และ LVPECL) เท่านั้น
ในการเชื่อมต่อ Netlist การจําลองที่ Quartus II สร้างขึ้นกับส่วนประกอบอื่นที่ต้องใช้พินทั้งแบบ postive และลบ ให้สร้างไฟล์ห่อหุ้ม Verilog HDL หรือ VHDL รอบๆ เน็ตลิสต์ รวมถึงพินเอาต์พุตใหม่ที่แปลงพินเอาต์พุตที่เป็นบวกของคู่ที่แตกต่าง