คำอธิบาย
เมื่อรวบรวมการออกแบบที่เน้นอุปกรณ์ Stratix® 10 FPGA ในซอฟต์แวร์ Quartus® Prime Pro Edition ตั้งแต่เวอร์ชัน 19.3 ขึ้นไป คุณอาจได้รับข้อความแสดงข้อผิดพลาดที่ระบุไว้ข้างต้น
ความละเอียด
หากคุณไม่ต้องการทํา CvP ในการออกแบบของคุณ ให้ลบออกต่อไปนี้ในการตั้งค่า QSF:
set_global_assignment -name CVP_MODE "การเริ่มต้นคอร์และอัปเดต"