ปัญหาสำคัญ
ผู้ใช้อาจพบอุปกรณ์ Intel® Stratix® 10 ไม่ทํางานอย่างที่คาดไว้เมื่อกําหนดค่าFPGAใหม่โดยการสลับ nCONFIG ต่ํา OR ผ่าน JTAG
OR, เมื่อใช้การกําหนดค่าใหม่บางส่วน (PR)
ปัญหานี้อาจเกิดขึ้นได้ก็ต่อเมื่อการออกแบบเปิดใช้งานการตรวจจับ SEU ในทุกโหมดการกําหนดค่า: เช่น ASx4, AVSTx8/x16/x32, JTAG
เมื่อพบปัญหาแล้ว:
ในกรณีของการกําหนดค่าใหม่ คุณจะต้องจ่ายไฟวงจรFPGAเพื่อกู้คืน
ในกรณีของ PR คุณสามารถกําหนดค่าการออกแบบฐานหรือรอบพลังงานใหม่ที่FPGAกู้คืนได้
หากไม่มีการบังคับใช้การตรวจจับ SEU ให้ปิดใช้งานการตรวจจับ SEU
หากจําเป็นต้องมีการตรวจจับ SEU ให้ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขจากลิงก์ที่เกี่ยวข้องด้านล่าง
จากนั้น ให้สร้างบิตสตรีม (RBF/JIC/RPD/POF) ใหม่ด้วย SOF ที่มีอยู่
ไม่จําเป็นต้องทําการคอมไพล์ใหม่
โปรแกรมแก้ไขสําหรับ Intel® Quartus® Pro เวอร์ชั่น 20.1:
ดาวน์โหลด เวอร์ชัน 20.1 patch 0.46 สําหรับ Windows (.exe)
ดาวน์โหลด เวอร์ชัน 20.1 patch 0.46 for Linux (.run)
โปรแกรมปรับปรุงสําหรับIntel® Quartus® Pro เวอร์ชั่น 20.2:
ดาวน์โหลด เวอร์ชัน 20.2 patch 0.47 สําหรับ Windows (.exe)
ดาวน์โหลด เวอร์ชัน 20.2 patch 0.47 สําหรับ Linux (.run)
โปรแกรมแก้ไขสําหรับ Intel® Quartus® Pro เวอร์ชั่น 20.3:
ดาวน์โหลด เวอร์ชัน 20.3 patch 0.08 สําหรับ Windows (.exe)
ดาวน์โหลด เวอร์ชัน 20.3 patch 0.08 for Linux (.run)
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4