ID บทความ: 000074069 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/01/2019

พินการกําหนดค่าซีเรียล Active จะมีตัวต้านทานการดึงออกมาอ่อนในอุปกรณ์ Cyclone® V เสมอหรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อินเตอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ไม่ใช่   ในอุปกรณ์ Cyclone® V พิน Active Serial (AS) DCLK, AS_DATA0, AS_DATA1, AS_DATA2, AS_DATA3 และ nCSO จะมีตัวต้านทานการดึง 25 kOhm เปิดใช้งานเฉพาะเมื่อมีการตั้งค่าพิน MSEL เป็นรูปแบบการกําหนดค่า AS เท่านั้น  ใน Intel® Quartus® Prime Software Standard Edition เวอร์ชั่น 18.1 และก่อนหน้า รายงานความพอดีไม่ถูกต้องระบุว่าพินเหล่านี้มีตัวต้านทานการดึงขึ้นที่อ่อนแอโดยไม่คํานึงรูปแบบการกําหนดค่าในตัวเลือกอุปกรณ์และพิน  คู่มืออุปกรณ์ Cyclone V: ฉบับที่ 1: เวอร์ชั่น Device Interfaces และ Integration 2019.01.16 หรือรุ่นก่อนหน้านี้ไม่ได้กล่าวถึงตัวต้านทานการดึงขึ้นบนพินเหล่านี้

     

     

    ความละเอียด

    ละเลยรายงาน fitter ซึ่งระบุว่าพินเหล่านี้มีตัวต้านทานการดึงกลับที่อ่อนแอเมื่อไม่ได้เลือกรูปแบบการกําหนดค่า AS ในซอฟต์แวร์ Intel Quartus Prime

    Cyclone V Device Handbook: ไดรฟ์ข้อมูล 1: อินเทอร์เฟซอุปกรณ์และการผนวกรวมได้รับการอัปเดตและระบุว่าพินเหล่านี้มีตัวต้านทานการดึงขึ้น 25 kOhm เมื่อพิน MSEL ถูกตั้งค่าเป็นรูปแบบการกําหนดค่า AS

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้