ID บทความ: 000074032 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 13/12/2019

ข้อผิดพลาด (10170): ข้อผิดพลาดในการตรวจสอบ Verilog HDL ที่ source.sv(7) ใกล้ข้อความ: "XXX"; คาดหวัง ")

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 19.1 คุณจะสังเกตเห็นข้อผิดพลาดนี้เมื่อคุณใช้ enum typedef แบบทันทีในโมดูลที่มี Nettype อย่างชัดเจน

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ถอด Nettype ที่ชัดแจ้งออกจากคําจํากัดความของโมดูล หากแหล่งข้อมูล Verilog เป็นส่วนหนึ่งของไลบรารีและไม่สามารถเปลี่ยนแปลงได้ ให้ใช้VERILOG_MACROที่มีคําสั่ง ifdef เพื่อประกอบด้วยรหัส Verilog ที่ได้รับการจัดการโดยซอฟต์แวร์ Intel® Quartus® Prime Standard Edition สามารถกําหนดชื่อของVERILOG_MACROในไฟล์การตั้งค่าIntel Quartus (.qsf) ด้วยการบ้านต่อไปนี้:

    set_global_assignment -name VERILOG_MACRO "=1"

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้