ID บทความ: 000074008 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/10/2016

ทําไม IP ALTDQ_DQS2ของฉันจึงไม่พอดี

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ข้อผิดพลาดนี้อาจพบเห็นได้ในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition บนการออกแบบที่มี IP ALTDQ_DQS2 ข้อผิดพลาดนี้เกิดขึ้นเมื่อสัญญาณread_write_data_ioป้อนกลับสู่ตรรกะคอร์:

    ข้อผิดพลาด (170143): ความพยายามที่เหมาะสมขั้นสุดท้ายไม่สําเร็จ

    ข้อมูล (170138): กําหนดเส้นทางสัญญาณต่อไปนี้ล้มเหลว

    ข้อมูล (170139): สัญญาณ "|altdq_dqs2_:|input_path_gen[*].read_fifo_out[*]"

    ความละเอียด

    เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้ถอดสัญญาณread_write_data_io กลับเข้าหาคอร์ ไม่อนุญาตให้ใช้ความคิดเห็นต่อการเชื่อมต่อคอร์นี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V FPGA
    Cyclone® V FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้