ID บทความ: 000073994 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/09/2018

ทําไมสัญญาณสถานะไม่ว่างในการสอบเทียบจึงไม่ถูกตรวจสอบหลังจากเปิดใช้งานการปรับเทียบใหม่ของผู้ใช้สําหรับอุปกรณ์ Intel® Stratix® 10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบว่ามีการยืนยันสถานะไม่ว่างของการสอบเทียบเมื่อเปิดใช้งานการปรับเทียบผู้ใช้สําหรับอุปกรณ์ Intel® Stratix® 10

     

     

    ความละเอียด

    ในระหว่างการปรับเทียบใหม่ผู้ใช้ด้วยอินเทอร์เฟซการกําหนดค่าใหม่ หากมีการดึงสัญญาณ reconfig_write ไว้สูงสําหรับรอบสัญญาณนาฬิกาหลายรอบหลังจากยกเลิกการระบุ reconfig_waitrequest แล้ว ตัวบ่งชี้ความไม่พร้อมในการสอบเทียบซึ่ง tx_cal_busy rx_cal_busy หรือสัญญาณ pll_cal_busy จะไม่ได้รับการยืนยันในภายหลัง จากนั้นก็จะนําไปสู่การถ่วงเวลาของตัวรับส่งสัญญาณ

    ตามรูปคลื่นของการเขียนไปยังอินเทอร์เฟซการกําหนดค่าใหม่ใน คู่มือผู้ใช้ Intel® Stratix® 10 L- และ H-Tile reconfig_write ควรมีเพียงหนึ่งรอบนาฬิกาที่สูงในระหว่างกระบวนการเขียนทุกครั้งหลังจากที่ยกเลิกการระบุ reconfig_waitrequest แล้ว

    หากคุณต้องการใช้การปรับเทียบเปิดใช้งานการลงทะเบียน โปรดปฏิบัติตามกฎอย่างเคร่งครัดเพื่อหลีกเลี่ยงพฤติกรรมของตัวบ่งชี้ความไม่ว่างของการสอบเทียบที่ไม่คาดคิด

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้