ID บทความ: 000073990 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/05/2019

ทําไม RX Core FIFO จึงเต็มถ้าเปิดใช้งานโหมดการเชื่อม PMA และ PCS ใน H-Tile Transceiver Native PHY Intel® Stratix® IP FPGA 10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 ตัวรับส่งสัญญาณ L-Tile H-Tile Native PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชั่น 17.1 ตัวรับส่งสัญญาณ H-Tile Native PHY Intel® Stratix® 10 FPGA IP อาจส่งความถี่rx_clkoutที่ไม่ถูกต้องหากเปิดใช้งานโหมดการเชื่อม PMA และ PCS สําหรับโหมดที่ไม่ใช่ PCIe ความถี่rx_clkoutไม่ถูกต้องจะทําให้ RX Core FIFO เต็ม

    ความละเอียด

    ใช้ การเชื่อมแบบ PMA เท่านั้น กับ โหมดที่ไม่ใช่ PCIe ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้