เนื่องจากปัญหากับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชันเริ่มต้น 19.4 ไฟล์ handoff อาจไม่ถูกสร้างขึ้นอย่างถูกต้องโดย Platform Designer
ปัญหานี้สามารถพบได้ในการออกแบบที่รวมถึงอุปกรณ์ Intel Agilex® 7 และเมื่อส่งออกอุปกรณ์ต่อพ่วงไปยัง fabric FPGA
หากต้องการแก้ไขปัญหานี้ ให้เข้าไปที่ เครื่องมือ Intel® Quartus® Platform Designer, สร้างอินสแตนซ์ส่วนประกอบ IP HPS และใช้การเปลี่ยนแปลงต่อไปนี้:
1. ไปที่ Pin Mux และอุปกรณ์ต่อพ่วง --> Advanced -->ตําแหน่ง IP ขั้นสูงและเพิ่ม HPS IO รวมถึงนาฬิกา HPS คลิก ใช้ตัวเลือก
2. ไปที่ Pin Mux และอุปกรณ์ต่อพ่วง --> Advanced --> Advanced FPGA Placement และเพิ่ม FPGA ส่งออก (เช่น SPI Master) และคลิก ใช้ตัวเลือก
3. กลับไปที่ Pin Mux และอุปกรณ์ต่อพ่วง --> Advanced -->การวาง IP ขั้นสูง แล้วคลิก ใช้ตัวเลือกอีกครั้ง
* ขั้นตอนที่ 3 ข้างต้นต้องทําทุกครั้งที่ผู้ใช้ปรับเปลี่ยนหน้าการวาง FPGA ขั้นสูงเพื่อให้สร้างไฟล์ฝีมือที่เหมาะสมและการดําเนินการต่อพ่วงจะเกิดขึ้น
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1
