ID บทความ: 000073969 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/05/2018

มีการใช้บล็อก PMA ตัวรับส่งสัญญาณใดในพาธลูปเปอร์อนุกรมภายในอุปกรณ์ Intel® Arria® 10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 Cyclone® 10 ตัวรับส่งสัญญาณ Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    พาธลูปเชอร์อนุกรมภายในตัวรับส่งสัญญาณ Intel® Arria® 10 รวมถึง Variable Gain Amplifier (VGA) และ Decision Feedback Equalizer (DFE) เมื่อเปิดใช้งาน ซึ่งไม่รวมถึง TX VOD, TX Pre-emphasis, RX Continuous Time Linear Equalizer (CTLE) และบล็อก RX DC Gain PMA

    ความละเอียด

    การปรับ TX VOD, TX Pre-emphasis, RX CTLE และ RX DC Gain จะไม่ส่งผลกระทบกับสัญญาณที่ CDR เห็นเมื่อใช้ลูปบอร์ดอนุกรมภายใน การปรับ RX VGA และ RX DFE เมื่อเปิดใช้งานจะส่งผลต่อสัญญาณที่ CDR เห็น

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA
    Intel® Arria® 10 GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้