ไม่ว่าจะเปิดใช้งานหรือปิด 100Ohm เมื่อชิปอินพุตสิ้นสุดลงสําหรับ LVDS IO ในพินอินพุตนาฬิกาเฉพาะของอุปกรณ์ STRATIX 10 ES2 รูปคลื่นทดสอบจะเหมือนกับที่เปิดอยู่ ปิดการยกเลิกอินพุตของ LVDS โดย QSF หรือตัวแก้ไขการมอบหมายไม่สามารถทํางานได้ตามปกติ
การตั้งค่า QSF มีดังนี้:
#Toปิด:
set_instance_assignment -name INPUT_TERMINATION OFF -to CLK_MPLL_FPGA_PL_REFCLK -entity termination_test
set_instance_assignment -name INPUT_TERMINATION OFF -to CLK_MPLL_FPGA_PS_REFCLK -termination_testหน่วยงาน
เปิด#To:
set_instance_assignment -name INPUT_TERMINATION DIFFERENTIAL -to CLK_MPLL_FPGA_PL_REFCLK -termination_testหน่วยงาน
set_instance_assignment -name INPUT_TERMINATION DIFFERENTIAL -to CLK_MPLL_FPGA_PS_REFCLK -termination_testหน่วยงาน
เป็นที่ระบุว่าซอฟต์แวร์จะตั้งค่าRd_terminationเป็น ON เสมอโดยไม่คํานึงทิศทางของบัฟเฟอร์ มีความเหมาะสมยิ่งกว่าที่Rd_terminationสามารถเปิดและปิดได้เมื่อใช้มาตรฐาน LVDS I/O สําหรับสัญญาณอินพุต
เราจะแก้ไขใน Quartus Prime® เวอร์ชัน 18.1
และสําหรับ Quartus Prime® เวอร์ชั่น 17.1.2 และ 18.0 จะมีโปรแกรมแก้ไขสําหรับการแก้ปัญหานี้