ID บทความ: 000073951 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/08/2021

ทําไมจึงส่งออกความถี่นาฬิกาของ Cyclone® V HPS EMAC emac*_tx_clkไปยัง fabric FPGA ที่แสดงเป็น 100Mhz ในการวิเคราะห์เวลา

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Starndard Edition เวอร์ชั่น 20.1 และก่อนหน้า คุณสามารถค้นหาความถี่สัญญาณนาฬิกา GMII ที่ 100Mhz เมื่อเปิดใช้งาน HPS EMAC และกําหนดเส้นทางไปยังFPGAใน Cyclone® V SoC

    ความละเอียด

    ในการหลีกเลี่ยงปัญหานี้ใน Cyclone® V SoC HPS คุณต้องแก้ไขระยะเวลาของ emac*_tx_clk จาก 10ns ถึง 8ns ใน cv_soc_rgmii_5csxfc6_hps_0_fpga_interfaces.sdc

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้