คำอธิบาย
ใน PCIe Root Port ที่มีการออกแบบ MSI PCIe hard IP จะเชื่อมต่อกับ MSI-GIC IP ผ่านบริดจ์ไปป์ไลน์
เมื่อ Linux พิมพ์ข้อความ "MSI ที่ไม่คาดคิด" หลายข้อความ คุณจะสังเกตเห็นการเขียนที่ไม่ตั้งใจเกิดขึ้นซึ่งไม่ได้อยู่ใน MSI-GIC Slave
ความละเอียด
การแก้ไขปัญหาคือการเพิ่ม slave ตัวที่สองไปยัง PCIe master ที่อยู่ถัดจาก Vector Slave (MSI-GIC IP) Slave อาจเป็นหน่วยความจําบนชิปขนาดเล็ก รีจิสเตอร์แบบกําหนดเอง หรืออย่างอื่น
ด้วยคุณลักษณะการเชื่อมต่อระหว่าง Slave ตัวที่สองและ "Automate Default Salve Insertion" ที่เปิดใช้งาน MSI-GIC จะไม่ได้รับการเขียนที่ไม่ได้ตั้งใจเหล่านั้น