ID บทความ: 000073928 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/06/2019

ทําไม HPS GPIO บนอุปกรณ์ Intel® Stratix® 10 SoC จึงยังคงถูกควบคุมโดยซอฟต์แวร์ผู้ใช้แม้ว่าสัญญาณเหล่านี้ไม่ได้เชื่อมต่อกับพินอุปกรณ์ในการออกแบบ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    HPS GPIO ได้รับการกําหนดค่าโดยซอฟต์แวร์ HPS ในระหว่างกระบวนการเริ่มต้นระบบ ตราบเท่าที่เปิดใช้งาน HPS GPIO ในระบบ Platform Designer โดยทํางานอยู่หลังจากกําหนดค่าโดยซอฟต์แวร์ FSBL และสามารถควบคุมโดยซอฟต์แวร์ผู้ใช้ได้  Intel® Quartus®ซอฟต์แวร์ Prime Edition ควรสร้างคําเตือนหรือข้อผิดพลาดหากมีการเปิดใช้งานสัญญาณเหล่านี้ในระบบ Platform Designer แต่ไม่ได้เชื่อมต่อกับพินอุปกรณ์ในการออกแบบ

    ความละเอียด

    เวอร์ชันในอนาคตของซอฟต์แวร์ Intel Quartus Prime Edition มีกําหนดที่จะสร้างข้อความแสดงข้อผิดพลาด/คําเตือนหากเปิดใช้งานสัญญาณ HPS GPIO ในระบบ Platform Designer แต่ไม่ได้เชื่อมต่อกับพินอุปกรณ์ในการออกแบบ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้