ปัญหานี้อาจเห็นได้เมื่อผู้ใช้เลือกการตั้งค่าที่ไม่ถูกต้องสําหรับการจับภาพ Edge จึงป้องกันการรบกวนจากการทริกเกอร์
ในคอร์ Intel® FPGA IP PIO(Parallel I/O) หากตัวเลือก "เปิดใช้งานการตั้งค่า/การล้างบิตแต่ละตัว" จะถูกปิด การเขียนค่าใดๆ ไปยังรีจิสเตอร์การจับภาพ Edge จะเป็น การล้างบิตทั้งหมดในรีจิสเตอร์ นี่คือการตั้งค่าเริ่มต้นในแม่แบบไบนารีจํานวน Nios® II
ตัวอย่างเช่น:
/* รีเซ็ตรีจิสเตอร์การจับภาพ Edge */
IOWR_ALTERA_AVALON_PIO_EDGE_CAP (BUTTON_PIO_BASE, 0x0);
เมื่อตัวเลือก "เปิดใช้งานการตั้งค่า/การล้างบิตแต่ละตัว" เปิดอยู่ การเขียน 1 ไปยังบิตที่เฉพาะเจาะจงในรีจิสเตอร์จะเป็นการล้างบิตนั้นเท่านั้น ตัวอย่างเช่น:
/* รีเซ็ตรีจิสเตอร์ edge capture bit 0 และ bit 1 */
IOWR_ALTERA_AVALON_PIO_EDGE_CAP (BUTTON_PIO_BASE, 0x3);
เพื่อหลีกเลี่ยงปัญหานี้ ให้เลือกการตั้งค่าที่ถูกต้องสําหรับตัวเลือก "เปิดใช้งานการตั้งค่า/การล้างบิตแต่ละตัว"
- หากเปิดใช้งานการล้างบิตสําหรับรีจิสเตอร์การจับขอบปิดอยู่ การเขียนค่าใดๆ ไปยังรีจิสเตอร์การจับภาพ Edge จะเป็นการล้างบิตทั้งหมดในรีจิสเตอร์
- หากเปิดใช้งานการล้างบิตสําหรับรีจิสเตอร์การจับภาพ Edge เปิดอยู่ การเขียน 1 ไปยังบิตที่เฉพาะเจาะจงในรีจิสเตอร์จะเป็นการล้างบิตที่เฉพาะเจาะจงนั้นเท่านั้น
อินเทอร์เฟซผู้ใช้คอร์ PIO Intel® FPGA IP ได้รับการปรับปรุงตามคําอธิบายที่ตัวเลือก "เปิดใช้งานการตั้งค่า/การล้างบิตแต่ละตัว" เริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro/Standard Edition เวอร์ชัน 21.1