ID บทความ: 000073870 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/03/2019

ทําไมการสอบเทียบ EMIF จึงค้างเมื่อทั้ง IP อินเทอร์เฟซหน่วยความจําภายนอก Intel® Arria® 10 และ IP INTEL ARRIA 10 PHYLite ถูกวางไว้ในคอลัมน์ I/O เดียวกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 PHY Lite สำหรับอินเทอร์เฟซแบบขนาน
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ทั้งสัญญาณlocal_cal_failและสัญญาณlocal_cal_successอาจไม่ยืนยันสูงหลังจากการสอบเทียบ EMIF เมื่อทั้ง IP INTEL® ARRIA® 10 EMIF และ IP INTEL ARRIA 10 PHYLite ที่มีการเปิดใช้งานการกําหนดค่าใหม่แบบไดนามิกถูกวางไว้ในคอลัมน์ I/O เดียวกัน

    ความละเอียด

    ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime รุ่นใหม่ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้