ID บทความ: 000073869 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/06/2018

ทําไมสัญญาณอินเทอร์เฟซหน่วยความจํา DDR4 แสดงค่า 'hxx ในรูปคลื่นของตัวอย่างการจําลอง testbench

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
    IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นค่า 'hxx ในรูปคลื่นของสัญญาณอินเทอร์เฟซหน่วยความจําระหว่างการจําลอง RTL เนื่องจากไม่รองรับการเริ่มต้นเนื้อหาหน่วยความจํา

    ความละเอียด

    สําหรับการแก้ไขปัญหา คุณสามารถแสดงข้อความเป็นข้อผิดพลาดเพื่อระบุการเขียนและอ่านหน่วยความจําระหว่างการจําลอง RTL โดยเปิดใช้งานสิ่งต่อไปนี้:

    • ก่อนซอฟต์แวร์ Quartus® Prime Pro เวอร์ชัน 18.0 ให้แทนที่พารามิเตอร์ 'DIAG_VERBOSE_IOAUX' เป็นค่า 1 ในไฟล์ DDR4 IP ที่สร้าง 'mem_array_abphy'
    • ในซอฟต์แวร์ Quartus® Prime Pro เวอร์ชัน 18.0 และใหม่กว่า ให้เปิดใช้งานตัวเลือก แสดงข้อความดีบักการจําลองแบบละเอียด ภายใต้แท็บ การวินิจฉัย ของ DDR4 IP หรืออาจแทนที่พารามิเตอร์ 'MEM_ABPHY_VERBOSE' เป็นค่า 1 ในไฟล์ 'mem_array_abphy' ที่สร้าง IP DDR4

    ในเวอร์ชัน Quartus® Prime Software Standard ข้อความพื้นฐานจะถูกเปิดใช้งานและแสดงเสมอ

    หากตัวเลือก Abstract phy สําหรับการจําลองที่รวดเร็ว ภายใต้แท็บ การวินิจฉัย ของ DDR4 IP ถูกเปิดใช้งาน แล้วโมเดลหน่วยความจําภายนอกจะไม่ถูกนํามาใช้ทั้งในเวอร์ชัน Quartus® Prime Software Pro และรุ่นมาตรฐาน ดังนั้น สัญญาณอินเทอร์เฟซหน่วยความจําจะแสดงค่า 'hxx ในรูปคลื่นสําหรับแบบจําลอง PHY แบบนามธรรมเสมอ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    1

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้