ID บทความ: 000073861 ประเภทข้อมูล: การติดตั้งและตั้งค่า การตรวจสอบครั้งล่าสุด: 18/09/2019

ทําไม FPGA SDK สําหรับ OpenCL เวอร์ชั่น 19.2 แสดงความล้มเหลวของ PR (การกําหนดค่าใหม่บางส่วน) เมื่อตั้งโปรแกรมเคอร์เนล OpenCL โดยใช้อุปกรณ์ Stratix®10 จากระบบโฮสต์บางระบบ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • เอฟพีจีเอ Intel® SDK สำหรับ OpenCL™
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาใน Intel® FPGA SDK สําหรับ OpenCL เวอร์ชั่น 19.2 คุณอาจเห็นความล้มเหลวของ PR เมื่อตั้งโปรแกรมเคอร์เนล OpenCL โดยใช้อุปกรณ์ Stratix®10 จากระบบโฮสต์บางระบบเนื่องจากปัญหา DMA ที่ไม่สั่งซื้อ

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้เปลี่ยนกลับไปใช้โหมด PIO PR

    1) เปิดไฟล์ที่ linux64/driver/hw_pcie_constants.h

    2) เปลี่ยนสายที่ระบุACL_PR_DMA_VERSIONIDดังต่อไปนี้:

    #define ACL_PR_DMA_VERSIONID 0xA0C7C1E6

    3) หลังจากนั้นให้รันการถอนการติดตั้ง aocl และติดตั้ง aocl สําหรับไดรเวอร์ใหม่ที่จะสร้างและปรับใช้

     

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขใน Intel® FPGA SDK สําหรับซอฟต์แวร์ OpenCL เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้