คำอธิบาย
ปัญหานี้อาจเกิดจากความไม่ตรงกันระหว่าง PCIe® การกําหนดค่านาฬิกาและการเชื่อมต่อนาฬิกาของระบบในตัวสร้าง SOPC
เมื่อเลือกฟิลด์ "ใช้นาฬิกาคอร์ PCIe" ใน "โดเมนนาฬิกาAvalon®" ภายใต้แท็บ "Avalon" คอร์จะคาดหวังว่านาฬิกาของแอปพลิเคชันจะเหมือนกับpcie_core_clk ดังนั้น หากตรรกะผู้ใช้ใช้แหล่งนาฬิกาที่แตกต่างกัน คอร์อาจส่งคืนข้อมูลขยะหลายรายการ ในกรณีนี้ คุณอาจเห็นการยอมรับTxsReadDataValid_oและTxsReadData_oบนอินเทอร์เฟซ Avalon-MM โดยมีหรือไม่มีคําขอ MRD ที่รอดําเนินการ
มีสองวิธีในการแก้ไขปัญหานี้:
1. หากมีวัตถุประสงค์ในการออกแบบซิงโครนัส ให้เลือก 'ใช้นาฬิกาคอร์ PCIe' และเชื่อมต่อpcie_core_clkกับนาฬิกาแอปพลิเคชันที่เหลือ
2. หากต้องการการออกแบบที่ไม่ต่อเนื่อง ให้เลือก "ใช้แยกนาฬิกา" และเชื่อมต่อนาฬิกากับแหล่งนาฬิกาใดๆ ก็ได้