ID บทความ: 000073810 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/11/2013

อัปเดตข้อมูลจําเพาะความถี่สูงสุด EMIF

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR2 และ DDR3

    อินเทอร์เฟซ DDR2 และ DDR3 บน Arria V GX/GT/SoC หรือ Cyclone V และอุปกรณ์ SoC อาจประสบปัญหาในการปิดเวลา ที่ความถี่สูงสุดบางความถี่

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการใช้สิ่งที่เหมาะสม โซลูชันสําหรับการกําหนดค่าของคุณ ตามที่อธิบายไว้ด้านล่าง (ตามที่ระบุไว้ ประสิทธิภาพมีผลกับทอพอโลยีส่วนประกอบเท่านั้น การกําหนดค่า DDR2 DIMM ไม่ได้รับผลกระทบ และการกําหนดค่า DDR3 DIMM จะไม่ได้รับการรองรับ)

    ข้อมูลจําเพาะความถี่สูงสุด DDR2 SDRAM EMIF อัปเดตสําหรับArria V GX/GT/SoC หรืออุปกรณ์ Cyclone V และ SoC

    • สําหรับอุปกรณ์เกรดความเร็ว Arria V GX, -C5 การอนุมานกับส่วนประกอบ DDR2 SDRAM ที่มีชิป 2 รายการที่เลือกใช้ คอนโทรลเลอร์หน่วยความจําฮาร์ดที่ 350 MHz: อัปเกรดส่วนประกอบ 400 MHz DDR2 SDRAM เป็นส่วนประกอบ DDR2 SDRAM 533 MHz เพื่อให้ได้ความถี่อินเตอร์เฟซที่ 333 MHz
    • สําหรับการรบกวนอุปกรณ์เกรดความเร็ว Arria V GX, -C5 ด้วยส่วนประกอบ DDR2 SDRAM ที่มีชิป 1 ชิปให้เลือกโดยใช้หน่วยความจําฮาร์ด คอนโทรลเลอร์ที่ 400 MHz: อัปเกรดส่วนประกอบ 400 MHz DDR2 SDRAM เป็นส่วนประกอบ DDR2 SDRAM 533 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ * หากคุณประสบปัญหาการกําหนดเวลาล้มเหลวในการกําหนดค่าในเวอร์ชัน 13.0 SP1 DP5 ยื่นคําขอบริการเพื่อAltera ข้อมูลจําเพาะนี้ รองรับในเวอร์ชัน 13.1
    • สําหรับการอนุมานอุปกรณ์เกรดความเร็ว Arria V GX/GT การอนุมานอุปกรณ์เกรดความเร็ว -I5 ด้วยส่วนประกอบ DDR2 SDRAM ที่มีชิป 1 ชิปให้เลือกโดยใช้หน่วยความจําฮาร์ด คอนโทรลเลอร์ที่ 400 MHz: อัปเกรดส่วนประกอบ 400 MHz DDR2 SDRAM เป็นส่วนประกอบ DDR2 SDRAM 533 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ * หากคุณประสบปัญหาการกําหนดเวลาล้มเหลวในการกําหนดค่าในเวอร์ชัน 13.0 SP1 DP5 ยื่นคําขอบริการเพื่อAltera ข้อมูลจําเพาะนี้ รองรับในเวอร์ชัน 13.1

    ข้อมูลจําเพาะความถี่สูงสุด DDR3/DDR3L SDRAM EMIF อัปเดตสําหรับArria V GX/GT/SoC หรืออุปกรณ์ Cyclone V และอุปกรณ์ SoC

    • สําหรับความเร็วCyclone V SoC (SE/SX), -A7 อุปกรณ์เกรดที่รบกวนด้วยส่วนประกอบ DDR3 หรือ DDR3L SDRAM ที่มี เลือกชิป 1 ตัวโดยใช้คอนโทรลเลอร์หน่วยความจําฮาร์ด HPS ที่ 400 MHz: อัปเกรดส่วนประกอบ 533 MHz DDR3 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 667 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ * หากคุณประสบปัญหาการกําหนดเวลาล้มเหลวในการกําหนดค่าในเวอร์ชัน 13.0 SP1 DP5 ยื่นคําขอบริการเพื่อAltera ข้อมูลจําเพาะนี้ รองรับในเวอร์ชัน 13.1
    • สําหรับการรบกวนอุปกรณ์เกรดความเร็ว Cyclone V GX/E, -C6 ด้วยส่วนประกอบ DDR3 หรือ DDR3L SDRAM ที่มีชิป 2 รายการให้เลือกใช้งาน คอนโทรลเลอร์หน่วยความจําฮาร์ดที่ 400 MHz: อัปเกรดส่วนประกอบ 533 MHz DDR3 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 667 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ
    • สําหรับ Cyclone V SoC (SE/SX/ST) ความเร็ว -I7 อุปกรณ์ที่รบกวนด้วยส่วนประกอบ DDR3 หรือ DDR3L SDRAM กับ 1 ชิปเลือกโดยใช้คอนโทรลเลอร์หน่วยความจําฮาร์ด HPS ที่ 400 MHz: อัปเกรดส่วนประกอบ 533 MHz DDR3 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 667 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ
    • สําหรับArria V GX/GT, อุปกรณ์เกรดความเร็ว I3 ที่รบกวน ด้วยส่วนประกอบ DDR3 หรือ DDR3L SDRAM ที่มีชิป 1 ตัวที่เลือกใช้ฮาร์ด คอนโทรลเลอร์หน่วยความจําที่ 533 MHz: อัปเกรดส่วนประกอบ 533 MHz DDR3 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 667 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ
    • สําหรับArria V GX อุปกรณ์เกรดความเร็ว -C4 ที่รบกวน ด้วยส่วนประกอบ DDR3 หรือ DDR3L SDRAM ที่มีชิป 1 ตัวที่เลือกใช้ฮาร์ด คอนโทรลเลอร์หน่วยความจําที่ 533 MHz: อัปเกรดส่วนประกอบ 533 MHz DDR3 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 667 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ
    • สําหรับ Arria V GX อุปกรณ์เกรดความเร็ว C5 ที่รบกวน ด้วยส่วนประกอบ DDR3 หรือ DDR3L SDRAM ที่มีชิป 1 ตัวให้เลือกใช้ คอนโทรลเลอร์หน่วยความจําแบบซอฟต์หรือฮาร์ดที่ 533 MHz: อัปเกรดส่วนประกอบ 533 MHz DDR3 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 667 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ และหลีกเลี่ยงการใช้หน่วยความจํา อินเตอร์เฟซที่ 425-449 MHz
    • สําหรับArria V GX/GT อุปกรณ์เกรดความเร็ว I5 ที่รบกวน ด้วยส่วนประกอบ DDR3 หรือ DDR3L SDRAM ที่มีชิป 1 ตัวให้เลือกใช้ คอนโทรลเลอร์หน่วยความจําแบบซอฟต์หรือฮาร์ดที่ 533 MHz: อัปเกรดส่วนประกอบ 533 MHz DDR3 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 667 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ และหลีกเลี่ยงการใช้หน่วยความจํา อินเตอร์เฟซที่ 420-449 MHz

    ปัญหานี้จะไม่ได้รับการแก้ไข

    โซลูชันสําหรับข้อมูลจําเพาะความถี่สูงสุดได้รับแล้ว อัปเดตในตัวประมาณค่า Spec Interface หน่วยความจําภายนอก

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้