ID บทความ: 000073792 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 29/06/2014

ข้อผิดพลาด (175001): ไม่สามารถวางLC_PLL_CHANNEL_CLUSTER

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย หากคุณใช้ PHY ความหน่วงแฝงต่ําพร้อมโหมดการเชื่อมช่องสัญญาณและfb_compensationใน Quartus® II 12.1 สําหรับอุปกรณ์ Stratix® V และจําเป็นต้องกําหนดค่า Tx PLL ใหม่ คุณอาจได้รับข้อผิดพลาดที่พอดีด้านบน
    ความละเอียด

    คุณควรเพิ่มการบ้านXCVR_TX_PLL_RECONFIG_GROUPสําหรับtx_pllของแต่ละช่องสัญญาณเพื่อเปิดใช้งานการผสาน Tx PLL

    คุณสามารถหาชื่อtx_pllในผลการสังเคราะห์หลังการสังเคราะห์

    บทความที่เกี่ยวข้อง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้