ID บทความ: 000073790 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/09/2015

คอร์ IP เอาต์พุตวิดีโอสัญญาณนาฬิกา (CVO) รองรับรูปแบบ SDI 720p24 หรือไม่

สิ่งแวดล้อม

  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย Altera® Clocked Video Output (CVO) คอร์ IP ไม่รองรับรูปแบบ SDI 720p24 นี่เป็นเพราะเส้นแนวนอนทั้งหมด 4125 เส้นของรูปแบบ SDI 720p24 เกินเส้นแนวนอนสูงสุด 4096 ที่ CVO รองรับ
    ความละเอียด

    ไม่มีแผนที่จะอัปเดตคอร์ CVO IP เพื่อรองรับรูปแบบ SDI 720p24

    อย่างไรก็ตาม รูปแบบนี้จะรองรับในคอร์ IP เอาต์พุตวิดีโอสัญญาณนาฬิกา II (CVO II) ในการเปิดตัวซอฟต์แวร์ Quartus® ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 35 ผลิตภัณฑ์

    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Intel® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Intel® Arria® 10 GX FPGA
    Cyclone® V GT FPGA
    Cyclone® III FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® II FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Stratix® V E FPGA
    Intel® Arria® 10 SX SoC FPGA
    เอฟพีจีเอ Stratix®
    เอฟพีจีเอ Stratix® GX
    Arria® GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® FPGA
    Cyclone® III LS FPGA
    Stratix® IV E FPGA
    Cyclone® V E FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้