ID บทความ: 000073769 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/12/2013

Arria V, Cyclone V และ Stratix V CPRI IP Core Testbench การเจรจาต่อรองอัตโนมัติ Testbench ล้มเหลวในการจําลอง Synopsys VCS MX

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    รูปแบบคอร์ IP CPRI ที่กําหนดเป้าหมายArria V, Cylcone V, หรือStratixการจําลองความล้มเหลวของอุปกรณ์ V ด้วยการต่อรองโดยอัตโนมัติ testbench ในการจําลอง Synopsys VCS MX ติดตาม PLL และช่องสัญญาณ การกําหนดค่าใหม่ คอร์ IP ไม่ได้รับการซิงโครไนซ์ลิงก์

    ความละเอียด

    ปัญหานี้ไม่มีวิธีแก้ไขปัญหา รันการต่อรองแบบอัตโนมัติ เทสเบนช์ที่ใช้ Mentor Graphics ModelSimulator หรือ Cadence โปรแกรมจําลอง NCSIM

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชั่นในอนาคตของ CPRI MegaCore ฟังก์ชัน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้