เมื่อมีการต่ออุปกรณ์กําหนดค่าซีเรียลแบบว่างเปล่าเข้ากับอุปกรณ์ Cyclone II และอุปกรณ์ Field Programmable Gate Array (FPGA) ถูกกําหนดค่าโดยตรงผ่านอินเทอร์เฟซ JTAG อาจเกิดความล้มเหลวเป็นช่วงๆ นี่เป็นเพราะFPGAขับออกบนสัญญาณ DCLK อย่างแข็งขัน ในขณะที่FPGAอยู่ในลูปการกําหนดค่าโหมด Active Serial (AS) ใหม่
เมื่อความล้มเหลวเกิดขึ้นอุปกรณ์ FPGA ไม่เข้าสู่โหมดผู้ใช้และทํางานตามนั้น เมื่อมีการตั้งโปรแกรมอุปกรณ์กําหนดค่าแบบอนุกรม FPGA จะทํางานตามที่คาดไว้กับภาพที่โหลดจากอุปกรณ์กําหนดค่าในโหมด AS สัญญาณ DCLK จะหยุดสลับเมื่อFPGAได้รับการกําหนดค่าและแบ่งลูปการกําหนดค่าใหม่ จากนั้นสามารถปรับตั้งค่าภาพใหม่ในFPGAผ่านโหมด JTAG อุปกรณ์ FPGA ทํางานตามที่คาดไว้
การตั้งค่านี้ใช้หัวต่อสายเคเบิลดาวน์โหลด 10 พินสองหัวบนบอร์ด ซึ่งช่วยให้สามารถกําหนดค่าFPGAโดยตรงผ่านอินเทอร์เฟซ JTAG และตั้งโปรแกรมอุปกรณ์กําหนดค่าแบบอนุกรมในระบบผ่านอินเทอร์เฟซ AS พิน MSEL ถูกตั้งค่าไปที่โหมด AS
สําหรับผู้ใช้ Quartus II: เพื่อให้แน่ใจว่าFPGAสามารถกําหนดค่าได้สําเร็จโดยตรงผ่านอินเทอร์เฟซ JTAG ผู้ใช้จะต้องตั้งค่าตัวเลือก 'คอนโทรลเลอร์การกําหนดค่าบนชิป' 'ON' ภายใต้เครื่องมือ --> Options --> Programmer ก่อนเริ่มการกําหนดค่าด้วย Quartus II Programmer ซึ่งรวมถึงการใช้ Serial Flash Loader IP เนื่องจาก JTAG ถูกใช้สําหรับการกําหนดค่าอุปกรณ์ Cyclone II โดยไม่จําเป็นต้องคอมไพล์การออกแบบ Quartus II ใหม่หลังจากตั้งค่าตัวเลือกนี้เป็นเปิด
หรือ: สําหรับลูกค้าที่ไม่ได้ใช้ Quartus II Programmer เพื่อกําหนดค่าFPGA พวกเขาจะต้องใส่คําสั่งCONFIG_IOก่อนเริ่มรอบการกําหนดค่า JTAG OPCODE ของคําสั่งCONFIG_IOสําหรับอุปกรณ์Alteraสามารถดาวน์โหลดได้จากไฟล์ BSDL
รูปภาพที่ 1 การรวมการกําหนดค่า AS และ JTAG
ดูขนาดเต็ม