รูปแบบ Interlaken MegaCore Function 10.3125-Gbps พร้อมตัวรับส่งสัญญาณทํางานที่อัตราเลนที่ไม่ถูกต้อง

ความหลากหลายของฟังก์ชัน Interlaken MegaCore ขนาด 10.3125-Gbps ด้วย ตัวรับส่งสัญญาณต้องการความถี่ที่ต่างกัน ref_clk กว่าที่ออกแบบมาสําหรับ หากคุณใช้ Interlaken 12-เลน, รูปแบบ 10-Gbps ที่เกิดขึ้น, อัตราเลนคือ 10.2 Gbps แทนที่จะเป็น 10.3125 Gbps ในการจําลองและเมื่อตั้งโปรแกรมบน อุปกรณ์

ดังนั้นนอกเหนือจากการเรียกใช้งานอิน ref_clk พุต นาฬิกาที่ 322.265625 MHz ตามที่ระบุไว้ใน คู่มือผู้ใช้ฟังก์ชัน Interlaken MegaCore คุณต้องจัดทําด้วย บางไฟล์แก้ไขด้วยตนเองเป็นไฟล์ RTL หลายไฟล์

หลังจากที่คุณสร้างรูปแบบ Interlaken ของคุณและก่อนที่คุณจะ จําลองการออกแบบของคุณ ให้ทําตามขั้นตอนเหล่านี้เพื่อปรับเปลี่ยนไฟล์ RTL ของคุณ ในการแก้ไขปัญหาพื้นฐาน:

1. แก้ไขไฟล์ alt_ntrlkn_gxb_10g.v ด้วย ค่าที่ถูกต้องเพื่อให้ตรงกับความถี่ 322.265625-MHz ref_clk ด้วยการทําตามขั้นตอนเหล่านี้:

หากต้องการตั้งค่าอัตราข้อมูลที่ถูกต้องให้เปลี่ยนทุกอินสแตนซ์ ของ 10200 กับ10312.5

ในการตั้งค่าระยะเวลาอินพุตที่ถูกต้อง ให้แทนที่อินสแตนซ์ทุกอินสแตนซ์3137ด้วย3103

หากต้องการตั้งค่าความถี่สัญญาณนาฬิกาขาเข้าที่ถูกต้อง ให้เปลี่ยนทุกอินสแตนซ์ ของ 318.75 กับ322.265625

2. แก้ไขไฟล์ submodules/<variation>.sdc ด้วยความถี่นาฬิกาที่ถูกต้องโดยทําตามขั้นตอนเหล่านี้:

ตั้งค่า tx_mac_c_clk ความถี่เป็น 257.81 MHz

rx_mac_c_clkตั้งค่าความถี่เป็น 257.81 MHz

หากคุณกําลังใช้ตัวอย่างการออกแบบ Qsys ที่มาพร้อมกับ การติดตั้ง Interlaken IP ให้ทําตามขั้นตอนเพิ่มเติมเหล่านี้:

1. ในไฟล์ alt_interlaken_12lane_10g.sdc ในไดเรกทอรีโครงการ ให้ตั้งค่าความถี่นาฬิกาต่อไปนี้:

ตั้งค่าความถี่นาฬิกาไคลเอนต์แชนเนลตัวอย่างเป็น 257.81 Mhz

tx_mac_c_clkตั้งค่าความถี่เป็น 257.81 MHz

rx_mac_c_clkตั้งค่าความถี่เป็น 257.81 MHz

ref_clkตั้งค่าความถี่เป็น 322.265625 MHz

2. ในไฟล์ testbench/alt_interlaken_12lane_10g_tb.sv ref_clkอัปเดตความถี่ด้วยการ#1568แทนที่ด้วย#1551.5

ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 11.0 ของ Interlaken MegaCore ฟังก์ชัน