คำอธิบาย
คุณอาจเห็นข้อความเตือนที่สําคัญด้านบนหรือข้อความที่คล้ายกันในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.3 และก่อนหน้าเมื่อรวบรวมการออกแบบที่มุ่งเป้าไปที่อุปกรณ์เกรดอุตสาหกรรม Intel® Stratix® 10 ซึ่งอินสแตนซ์ของIntel FPGA IP JESD204B หรือ JESD204 Intel FPGA IP C นี่เป็นเพราะ IP เหล่านี้ใช้การลงทะเบียนสองรายการเท่านั้นในห่วงโซ่การซิงโครไนซ์ ซึ่งอาจมีเวลาเฉลี่ยที่ไม่ปลอดภัยระหว่างความล้มเหลว (MTBF) เมื่อหลังจากการถ่ายโอนแบบอสมวาร ความยาวโซ่ซิงโครไนซ์ความสามารถในการเชื่อมต่อที่แนะนําสําหรับอุปกรณ์ Intel® Stratix® 10 คือสามตัว
ความละเอียด
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชันในอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition