รายการการออกแบบและศูนย์ข้อมูลการวางแผน
ศูนย์สนับสนุนรายการการออกแบบและการวางแผนมีแหล่งข้อมูลให้เพื่อวางแผนโครงสร้างการออกแบบ FPGA รวมถึงรูปแบบการเข้ารหัส HDL ที่สามารถปรับปรุงคุณภาพของการออกแบบได้
แนะ นำ
Intel® FPGA ให้แนวทางในการวางแผนและการจัดโครงสร้างการออกแบบของคุณ รวมทั้งรายละเอียดเกี่ยวกับการจัดการความสามารถในการ Metastability ในการออกแบบของคุณ และรูปแบบการเข้ารหัส HDL ที่สามารถส่งผลสําคัญต่อคุณภาพผลลัพธ์การออกแบบของคุณ
นอกจากนี้คุณยังสามารถดูที่ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime สําหรับภาพรวมโดยย่อของรายการออกแบบและการวางแผน
ตารางที่ 1 เอกสาร
รุ่นมาตรฐาน | คำ อธิบาย |
|
---|---|---|
ซอฟต์แวร์ Intel® Quartus® Prime ประกอบด้วยเครื่องมือการรวมระบบ Platform Designer Platform Designer ช่วยลดความยุ่งยากในการกําหนดและรวมส่วนประกอบ IP แบบกําหนดเอง (คอร์ IP) ลงในการออกแบบ FPGA ของคุณ | ||
การเชื่อมต่อ Platform Designer เป็นโครงสร้างแบนด์วิดธ์สูงที่ให้คุณเชื่อมต่อส่วนประกอบ IP กับส่วนประกอบ IP อื่น ๆ ที่มีอินเทอร์เฟซต่างๆ |
||
คุณสามารถใช้ซอฟต์แวร์ Intel® Quartus® Prime เพื่อวิเคราะห์เวลาเฉลี่ยเฉลี่ยระหว่างความล้มเหลว (MTBF) เนื่องจากความเสถียรที่เกิดจากการซิงโครไนซ์ของสัญญาณอะซิงโครนัส และปรับการออกแบบให้เหมาะสมเพื่อปรับปรุงการ Metastability MTBF |
||
บทนี้มีคําแนะนําเกี่ยวกับสไตล์การเข้ารหัสฮาร์ดแวร์ภาษา (HDL) เพื่อให้แน่ใจว่าได้ผลลัพธ์การสังเคราะห์ที่เหมาะสมที่สุดเมื่อกําหนดเป้าหมายอุปกรณ์ Intel FPGA |
||
คู่มือผู้ใช้นี้อธิบายเทคนิคการออกแบบ HDL ระดับต่ําโดยใช้ชุดส่วนประกอบสถาปัตยกรรมขนาดเล็กและงานมอบหมายเพื่อระบุการใช้งานฮาร์ดแวร์ที่เฉพาะเจาะจง |
||
ส่วนนี้อธิบายถึงเทคนิคการออกแบบพื้นฐานที่ให้ผลลัพธ์การสังเคราะห์ที่ดีที่สุดสําหรับการออกแบบที่กําหนดเป้าหมายไปยังอุปกรณ์ Intel FPGA พร้อมกับหลีกเลี่ยงสาเหตุทั่วไปของความไม่น่าเชื่อถือและความไม่เสถียร | ||
ในการออกแบบ FPGA การซิงโครไนซ์สัญญาณอะซิงโครนัสอาจทําให้เกิดความเสถียร คุณสามารถใช้ซอฟต์แวร์ Intel® Quartus® Prime เพื่อวิเคราะห์เวลาเฉลี่ยระหว่างความล้มเหลว (MTBF) เนื่องจากการเผาผลาญ MTBF ความสามารถในการ Metastability สูงบ่งบอกถึงการออกแบบที่แข็งแกร่งมากขึ้น |
||
คู่มือผู้ใช้นี้อธิบายถึงเทคนิคงานฝีมือแบบมือที่คุณสามารถใช้เพิ่มประสิทธิภาพบล็อกการออกแบบสําหรับ Adaptive Logic Modules (ALM) เอกสารประกอบด้วยชุดบล็อคการสร้างวงจรและการอภิปรายที่เกี่ยวข้อง และแต่ละส่วนมีรายการไฟล์ตัวอย่างที่คุณสามารถใช้สําหรับการทดสอบและทําความเข้าใจถึงการเพิ่มประสิทธิภาพที่ซับซ้อนมากขึ้น |
ตารางที่ 2 การฝึกอบรมและการสาธิต
ชื่อ เรื่อง |
คำ อธิบาย |
---|---|
ผู้เริ่มต้น Intel® FPGA Designer (ต้องเข้าสู่ระบบเพื่อเข้าถึง learning.intel.com) (หลักสูตรออนไลน์ 7 หลักสูตร) |
แผนการเรียนรู้นี้ออกแบบมาเพื่อสร้างความคุ้นเคยกับบุคคลที่มีพื้นหลังในด้านอิเล็กทรอนิกส์ สถาปัตยกรรมคอมพิวเตอร์ หรือสาขาที่เกี่ยวข้องด้วยพื้นฐานของ FPGAs ซึ่งครอบคลุมประวัติ โครงสร้าง ความสําคัญของอุตสาหกรรมอิเล็กทรอนิกส์ และช่วยให้พวกเขาดําเนินการออกแบบ FPGA เบื้องต้นได้ หลักสูตร 375 นาที |
การใช้ซอฟต์แวร์ Intel® Quartus® Prime Standard Edition: บทนํา (หลักสูตรออนไลน์) |
ในการฝึกอบรมเบื้องต้นนี้ คุณจะคุ้นเคยกับพื้นฐานของสภาพแวดล้อมการออกแบบซอฟต์แวร์ Intel® Quartus® Prime Standard Edition ที่ใช้งานง่าย คุณจะได้เรียนรู้เกี่ยวกับขั้นตอนที่เกี่ยวข้องกับขั้นตอนการออกแบบ FPGA พื้นฐาน และวิธีใช้ซอฟต์แวร์ในขั้นตอนการทํางาน ตั้งแต่รายการออกแบบ ไปจนถึงการตั้งโปรแกรมอุปกรณ์ ทั้งหมดนี้ภายในเครื่องมือเดียว หลักสูตร 80 นาที |
(หลักสูตรออนไลน์) (หลักสูตรที่นําโดยผู้สอน) |
หลักสูตรนี้จะให้ภาพรวมของภาษาคําอธิบายฮาร์ดแวร์ Verilog (HDL) และการใช้ในการออกแบบลอจิกที่ตั้งโปรแกรมได้
|
(หลักสูตรที่นําโดยผู้สอน) |
ชั้นเรียนที่สอนโดยผู้สอนนี้ได้รับการสอนในห้องเรียนเสมือนจริงในช่วง 2 ครึ่งวันของคําแนะนํา ในการทําแบบฝึกหัดในห้องปฏิบัติการ คุณจะเชื่อมต่อกับคอมพิวเตอร์ระยะไกลที่จัดให้มีโดยการฝึกอบรม Intel FPGA และกําหนดค่าล่วงหน้าด้วยเครื่องมือที่จําเป็นทั้งหมด ข้อมูลที่จําเป็นในการเชื่อมต่อกับระบบระยะไกลจะได้รับในระหว่างคลาส การเรียนการสอน 2 ครึ่งวัน |
ลิงก์ที่เกี่ยวข้อง
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้