การออกแบบระบบการแปลงดิจิตอลแบบดิจิตอลโดยใช้ตัวกรอง CIC และ FIR

ตัวอย่างการออกแบบระบบการแปลง Digital Down ที่มีฟังก์ชันคอมไพเลอร์ cascaded-integrator-comb (CIC) และ finite impulse response (FIR) แสดงถึงระบบดิจิทัลแบบมัลติแชนเนลโดยใช้ทรัพย์สินทางปัญญา (IP) การประมวลผลสัญญาณดิจิทัล (DSP)

การแปลงอัตราตัวอย่างมีแอพพลิเคชั่นมากมายในระบบดิจิทัลสมัยใหม่ โดยเฉพาะระบบการสื่อสารไร้สาย เช่น ระบบ WCDMA และ WiMAX การปรับใช้อย่างมีประสิทธิภาพของการลดและการแทรกแซงสามารถทําได้โดยการขยายตัวกรอง CIC และ FIR

ตัวอย่างนี้แสดงให้เห็นถึงระบบการแปลงอัตราข้อมูลแบบ Down ที่สามารถพบเห็นได้ทั่วไปในตัวรับสัญญาณ WiMAX การกล้ําสัญญาณแบบ Division Multiplexing (TDM) แผนผังระบบโดยรวมจะแสดงอยู่ในรูปภาพที่ 1

รุ่น

การป้อนข้อมูลไปยังตัวอย่างการออกแบบมาจากแหล่งข้อมูลอิสระสองแหล่ง เช่น ส่วนประกอบในเฟส (I) และส่วนประกอบ Quadrature (Q) ของระบบการสื่อสารดิจิทัล สัญญาณในเฟสคือคลื่นไซน์ที่มีความถี่กลาง 4.57 MHz สัญญาณ Quadrature เป็นคลื่นโคไซน์ที่มีศูนย์กลางอยู่ที่ 4.57 MHz การสตรีมข้อมูลอินพุตแบบหลายเวลารวมกันจะถูกสุ่มตัวอย่างที่ 182.784 MHz ดังนั้นอัตราข้อมูลที่สอดคล้องกันสําหรับสัญญาณในเฟสและ 4adrature คือ 91.392 MHz ส่วนหนึ่งของสัญญาณอินพุตเสียหายด้วยเสียงรบกวนเพิ่มเติมความถี่สูง

ตัวกรอง CIC และ FIR จะแปลงอัตราตัวอย่างสัญญาณในเฟสและ 4rature เป็น 11.484 MHz ในขณะที่ยังคงรักษาข้อมูลสเปกตรัมสัญญาณอินพุต นอกจากนี้ ตัวกรองการ decimation ยังปฏิเสธเสียงรบกวนแบบ Out-of-Band อีกด้วย ดังนั้นเอาต์พุตของระบบการแปลงอัตรานี้จึงควรไม่มีเสียงรบกวนรบกวนคลื่นไซนัสของความถี่ 4.57 MHz สําหรับระบบการเปลี่ยนแปลงอัตราที่กําหนดอย่างดี สัญญาณข้อมูลแบนด์แคบควรรักษาสเปกตรัมตั้งแต่อินพุตไปจนถึงเอาต์พุตดังที่แสดงในตัวอย่างการออกแบบนี้

คุณสมบัติ

• มีการใช้การปฏิเสธหรือการแทรกแซงอย่างมีประสิทธิภาพโดยใช้ CIC Compiler IP
• FIR Compiler ได้รับการกําหนดค่าให้มีการตอบสนองความถี่ซิงก์แบบผกผันเพื่อชดเชย Droop ตัวกรอง CIC
• มีสคริปต์ MATLAB* ที่ออกแบบตัวกรองการชดเชย CIC ไว้ให้สําหรับการอ้างอิงของคุณ สคริปต์ใช้วิธีการสุ่มตัวอย่างความถี่ในการออกแบบตัวกรอง FIR ที่มีการตอบสนองของความถี่ Sinc แบบผกผัน การตอบสนองของระบบโดยรวมได้รับการลงจุดให้คุณตรวจสอบข้อมูลจําเพาะของระบบที่สําคัญ เช่น การลดทอนแบบ Pass-Band และ Stop-Band
• รองรับแหล่งข้อมูลอินพุตหลายแหล่ง สําหรับแอปพลิเคชันไร้สายและแบบมีสาย สามารถดูข้อมูลอินพุตได้เมื่อทําการกักกันเวลาแบบหลายเท่า สําหรับแอปพลิเคชันอื่นๆ แหล่งข้อมูลสามารถถูกมองว่าถูกแทรกสลับได้
• ตัวแปลงรูปแบบแพคเก็ตจะถูกรวมเข้าอย่างเหมาะสมเพื่อยกเลิกการแทรกแซงแหล่งข้อมูลหลายแหล่งเพื่อการแสดงผล
• อินเทอร์เฟซการสตรีมมิ่ง Avalon® (Avalon-ST) จะถ่ายโอนข้อมูลแพ็กเก็ตจากแหล่งข้อมูลหลายแหล่งระหว่างคอร์ สําหรับข้อมูลเพิ่มเติมเกี่ยวกับ Avalon-ST โปรดดูข้อมูลจําเพาะอินเทอร์เฟซAvalon® (PDF)

แฟ้ม

ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:

• ดาวน์โหลดไฟล์การออกแบบตัวอย่าง DDC (เวอร์ชั่น 71)
• ดาวน์โหลดไฟล์ README ตัวอย่าง DDC (เวอร์ชั่น 71)
• ดาวน์โหลดไฟล์การออกแบบตัวอย่าง DDC (เวอร์ชั่น 61)
• ดาวน์โหลดไฟล์ README ตัวอย่าง DDC (เวอร์ชั่น 61)

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานการออกแบบที่อ้างอิงฮาร์ดแวร์

ไฟล์ในการดาวน์โหลด zip ประกอบด้วย:

• TDMDDC.mdl - ไฟล์การออกแบบ DSP Builder
• ciccomp.m - สคริปต์ MATLAB สําหรับการออกแบบฟิลเตอร์ชดเชย CIC แบบผกผัน
• cic.vhd - ไฟล์ wrapper เพื่อสร้างคอร์ CIC Compiler IP
• fir.vhd - ไฟล์ห่อหุ้มเพื่อสร้างคอร์ IP คอมไพเลอร์ FIR
• fdcoeffR4N8M1L110.txt - ค่าสัมประสิทธิ์ตัวกรอง FIR ที่สร้างขึ้นล่วงหน้า

พารามิเตอร์

ตัวอย่างการออกแบบ CIC และการชดเชย FIR ในDSP Builder for Intel® FPGAs

ตารางที่ 1 แสดงข้อมูลจําเพาะการตอบสนองความถี่โดยรวม เลือกพารามิเตอร์สําหรับตัวกรอง CIC และ FIR (ดูตาราง 2 และ 3) ตามข้อกําหนดการตอบสนองความถี่

ลิงก์ที่เกี่ยวข้อง

• DSP Builder for Intel FPGAs ›
• คู่มือผู้ใช้ CIC Compiler (PDF) ›
• คู่มือผู้ใช้ FIR Compiler (PDF) ›